(5) Japanese Patent Application Laid-Open No. 7-176699 (1995)

"LC Element, Semiconductor Device and Method of Manufacturing LC element"

This reference corresponds to United States Patent No. 5,500,552 (reference "(6)")

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-176699

(43)公開日 平成7年(1995)7月14日

(51)Int.Cl. *

識別記号

FΙ

H01L 27/04

21/822

H01F 27/00

H01G 4/40

HO3H 7/01

Z 8321-5J

審査請求 未請求 請求項の数17 FD (全19頁) 最終頁に続く

(21)出願番号

特願平6-133639

(22)出願日

平成6年(1994)5月24日

(31)優先権主張番号 特願平5-203623

(32)優先日

平5(1993)7月26日

(33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平5-294282

(32)優先日

平5(1993)10月29日

(33)優先権主張国

日本 (JP)

(71)出願人 593119169

株式会社ティ・アイ・エフ

東京都大田区山王二丁目5番6-213号

(72)発明者 池田 毅

東京都大田区山王 2 - 5 - 6 - 213

(72)発明者 中西 努

東京都葛飾区亀有4丁目25-6-205

(72)発明者 岡本 明

埼玉県上尾市緑丘4丁目7-17


(74)代理人 弁理士 布施 行夫 (外2名)

(54) 【発明の名称】 L C索子, 半導体装置及び L C索子の製造方法

(57)【要約】

【目的】 MOS製造技術を用いることにより簡単に製 造することができ、後工程における部品の組み付け作業 を省略することができ、しかもICやLSIの一部とし て形成することが可能なLC素子, 半導体装置及びLC 素子の製造方法を提供すること。

【構成】 LC素子100は、p-Si基板の表面付近 の隔たった位置に形成されたソース12とドレイン14 の間を渦巻き形状のゲートとして機能するスパイラル電 極10に対する電圧の印加によって形成されるチャネル 22によって接続することにより形成されている。チャ ネル22とスパイラル電極10の双方がインダクタ用導 体として機能するとともに、これらの間にキャパシタが 分布定数的に形成され、広い帯域にわたって良好な減衰 特性を有する素子となる。



【特許請求の範囲】

【請求項1】 半導体基板上に形成され、ゲートとして 機能する渦巻き形状の電極と、

前記渦巻き形状の電極と前記半導体基板との間に形成さ れた絶縁層と、

前記半導体基板内にあって、前記渦巻き形状の電極に対 応して形成されるチャネルの両端付近に形成されたソー スおよびドレインと、

を備え、前記渦巻き形状の電極とこれに対応して形成さ れる前記チャネルのそれぞれによって形成されるインダ 10 クタと、これらの間に形成されるキャパシタとが分布定 数的に存在し、少なくとも前記チャネルを信号入出力路 として用いることを特徴とするLC索子。

【請求項2】 半導体基板上に形成され、ゲートとして 機能する渦巻き形状の電極と、

前記渦巻き形状の電極と前記半導体基板との間に形成さ れた絶縁層と、

前記半導体基板内にあって、前記渦巻き形状の電極に対 応して形成されるチャネルの一方端付近に形成されたソ ースあるいはドレインと、

を備え、前記渦巻き形状の電極とこれに対応して形成さ れる前記チャネルのそれぞれによって形成されるインダ クタと、これらの間に形成されるキャパシタとが分布定 数的に存在し、前記渦巻き形状の電極を信号入出力路と して用いることを特徴とするLC索子。

【請求項3】 請求項1または2において、

前記半導体基板表面であって前記渦巻き形状の電極に対 応する位置に、予めキャリアを注入することを特徴とす るLC索子。

【請求項4】 請求項1または2において、

前記半導体基板表面であって前記チャネルが形成される 位置の少なくとも一部に予めキャリアを注入するととも に、前記渦巻き形状の電極に対して前記チャネルの長さ を長くあるいは短く設定することにより、前記渦巻き形 状の電極と前記チャネルとを部分的に対応させることを 特徴とするLC素子。

【請求項5】 請求項1,3,4のいずれかにおいて、 前記渦巻き形状の電極を複数に分割し、分割された複数 の電極片のそれぞれの一部を電気的に接続することを特 徴とするLC素子。

【請求項6】 請求項2~4のいずれかにおいて、 前記チャネルが形成される位置の一部に予めキャリアを 注入しておくことにより、前記渦巻き形状の電極に対応 して形成される前記チャネルを複数に分割し、分割され たそれぞれのチャネルの一方端付近に前記ソースあるい は前記ドレインを設け、これら複数のソースあるいはド レインを電気的に接続することを特徴とするLC素子。

【請求項7】 請求項1、3、4のいずれかにおいて、 前記チャネルの両端付近に形成された前記ソースおよび 前記ドレインのそれぞれに電気的に接続された第1およ 50 ベルを変更するレベル変換回路を接続したことを特徴と

び第2の入出力電極と、

前記渦巻き形状の電極の一方端付近に電気的に接続され たアース電極と、

を有し、前記第1および第2の入出力電極のいずれか-方から信号を入力し、他方から信号を出力するととも に、前記アース電極を固定電位の電源に接続あるいは接 地することを特徴とするLC索子。

【請求項8】 請求項2~4のいずれかにおいて、

前記渦巻き形状の電極の両端付近に電気的に接続された 第1および第2の入出力電極と、

前記チャネルの一方端付近に形成された前記ソースある いは前記ドレインに電気的に接続されたアース電極と、 を有し、前記第1および第2の入出力電極のいずれか一 方から信号を入力し、他方から信号を出力するととも に、前記アース電極を固定電位の電源に接続あるいは接 地することを特徴とするLC素子。

【請求項9】 請求項1,3,4のいずれかにおいて、 前記渦巻き形状の電極の両端付近に電気的に接続された 第1および第2の入出力電極と、

前記チャネルの両端付近に形成された前記ソースおよび 前記ドレインのそれぞれに電気的に接続された第3およ び第4の入出力電極と、

を有し、前記渦巻き形状の電極とこれに対応して形成さ れる前記チャネルとの両方を信号入出力路とするコモン モード型の素子として用いられることを特徴とするLC 索子。

【請求項10】 請求項1~9のいずれかにおいて、 前記渦巻き形状の電極に対して印加するゲート電圧を可 変に設定することにより、少なくとも前記チャネルの抵 抗値を可変に制御することを特徴とするLC案子。

【請求項11】 請求項1~10のいずれかのLC素子 を基板の一部として形成し、前記渦巻き形状の電極およ びこれに対応して形成されたチャネルの少なくとも一方 を信号ラインあるいは電源ラインに挿入して一体形成し たことを特徴とする半導体装置。

【請求項12】 請求項1~10のいずれかにおいて、 全表面に化学液相法により絶縁膜を形成し、前記渦巻き 形状の電極の端部近傍あるいは前記入出力電極または前 記アース電極に対応する前記絶縁膜の一部をエッチング あるいはレーザ光照射によって除去して孔をあけ、その 孔を半田で表面に盛り上がる程度に封じることにより端 子付けを行うことを特徴とするLC素子。

【請求項13】 請求項1,3~5,7,9のいずれか の L C素子の前記ソースおよび前記ドレインのいずれか 一方に、前記チャネルを介して出力される信号を増幅す るバッファを接続したことを特徴とする半導体装置。

【請求項14】 請求項1,3~5,7,9のいずれか のLC索子の前記ソースおよび前記ドレインのいずれか 一方に、前記チャネルを介して出力される信号の電圧レ

10

する半導体装置。

【請求項15】 請求項1~9のいずれかにおいて、 前記渦巻き形状の電極に過電圧を動作電源ライン側ある いはアース側にバイバスさせる保護回路を設けたことを 特徴とするLC索子。

【請求項16】 半導体基板に部分的に不純物を注入す ることによりソースとドレインを形成する第1の工程

前記半導体基板上の全面あるいは部分的に絶縁層を形成 する第2の工程と、

前記絶縁層のさらに表面に前記ソースと前記ドレインを 結ぶように渦巻き形状の電極を形成する第3の工程と、 前記ソース、ドレインと前記渦巻き形状の電極のそれぞ れに電気的に接続される配線層を形成する第4の工程

を含むことを特徴とするLC素子の製造方法。

【請求項17】 半導体基板に部分的に不純物を注入す ることによりソースあるいはドレインを形成する第1の 工程と、

前記半導体基板上の全面あるいは部分的に絶縁層を形成 20 する第2の工程と、

前記絶縁層のさらに表面に前記ソースあるいは前記ドレ インの近傍に一方端が位置するように渦巻き形状の電極 を形成する第3の工程と、

前記ソースあるいはドレインと前記渦巻き形状の電極の それぞれに電気的に接続される配線層を形成する第4の 工程と、

を含むことを特徴とするLC素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込 まれて、あるいは単体で所定の周波数帯域を減衰させる ことができるLC素子、半導体装置及びLC素子の製造 方法に関する。

[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路 は各種分野において幅広く用いられており、したがって これら各電子回路を外部からの影響を受けることなく安 定して確実に動作させることが望まれる。

【0003】しかし、このような電子回路には、直接あ 40 るいは間接的に外部からノイズが侵入する。このため、 電子回路を使用した各種電子機器に誤動作が引き起こさ れる場合が少なくないという問題がある。

【0004】特に、電子回路は、直流電源としてスイッ チングレギュレータを用いる場合が多い。したがって、 スイッチング等の過渡電流により、または使用するデジ タルICのスイッチング動作に起因する負荷変動によ り、スイッチングレギュレータの電源ラインには各種の 周波数成分を持った大きなノイズが発生することが多

へ電源ラインを介して、または輻射により伝搬され誤動 作やS/N比の低下等の悪影響を及ぼし、さらに近くで 使用中の他の電子機器の誤動作を引き起こすことがあ

【0005】このようなノイズを除去するため、一般に 電子回路では各種のノイズフィルタが用いられている。 特に、近年では各種構成の電子機器を多数使用している ため、ノイズに対する規制もますます激しくなってお り、このため発生するノイズを確実に除去することがで きる小型でしかも高性能なノイズフィルタとして機能す るLC索子の開発が望まれる。

【0006】このようなLC素子の1つとして、特開平 3-259608号公報に開示されたLCノイズフィル タが知られている。このLCノイズフィルタは、L成分 とC成分とが分布定数的に存在するものであり、集中定 数タイプのLCノイズフィルタに比べて比較的広い帯域 にわたって良好な減衰特性を得ることができるというも のである。

[0007]

【発明が解決しようとする課題】ところで、上述したし Cノイズフィルタは、絶縁シートの一方の面にキャパシ 夕用導電体を、他方の面にインダクタ用導電体をそれぞ れ形成した後に、この絶縁シートを折りたたむことによ り製造されるものであり、絶縁シートの折り返し等のエ 程が必要なため製造工程が複雑になるという問題があっ

【0008】また、このLCノイズフィルタをICやL SIの電源ラインあるいは信号ラインに直接挿入して使 用する場合には、LCノイズフィルタとIC等とを配線 30 しなければならず、部品組み付けの手間がかかるという 問題点があった。

【0009】さらに、このLCノイズフィルタは部品単 体として形成されるため、ICやLSIの回路に含ませ て、すなわちICやLSI等の内部配線間に挿入するこ とがほとんど不可能であるという問題があった。

【0010】そこで、本発明はこのような点に鑑みて創 作されたものであり、その目的は、半導体製造技術を用 いることにより簡単に製造することができ、後工程にお ける部品の組み付け作業を省略することができ、しかも ICやLSIの一部として形成することが可能なLC索 子、半導体装置及びLC素子の製造方法を提供すること にある。

[0011]

【課題を解決するための手段】上述した課題を解決する ために、請求項1のLC索子は、半導体基板上に形成さ れ、ゲートとして機能する渦巻き形状の電極と、前記渦 巻き形状の電極と前記半導体基板との間に形成された絶 縁層と、前記半導体基板内にあって、前記渦巻き形状の 電極に対応して形成されるチャネルの両端付近に形成さ い。そして、これらのノイズは、同じ機器内の他の回路 50 れたソースおよびドレインと、を備え、前記渦巻き形状

30

の電極とこれに対応して形成される前記チャネルのそれ それによって形成されるインダクタと、これらの間に形成されるキャバシタとが分布定数的に存在し、少なくとも前記チャネルを信号入出力路として用いることを特徴とする。

【0012】請求項2のLC索子は、半導体基板上に形成され、ゲートとして機能する渦巻き形状の電極と、前記渦巻き形状の電極と前記半導体基板との間に形成された絶縁層と、前記半導体基板内にあって、前記渦巻き形状の電極に対応して形成されるチャネルの一方端付近に 10形成されたソースあるいはドレインと、を備え、前記渦巻き形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、前記渦巻き形状の電極を信号入出力路として用いることを特徴とする。

【0013】請求項3のLC索子は、請求項1または2のLC索子において、前記半導体基板表面であって前記 渦巻き形状の電極に対応する位置に、予めキャリアを注入することを特徴とする。

【0014】請求項4のLC素子は、請求項1または2のLC素子において、前記半導体基板表面であって前記チャネルが形成される位置の少なくとも一部に予めキャリアを注入するとともに、前記渦巻き形状の電極に対して前記チャネルの長さを長くあるいは短く設定することにより、前記渦巻き形状の電極と前記チャネルとを部分的に対応させることを特徴とする。

【0015】請求項5のLC素子は、請求項1,3,4 のいずれかのLC素子において、前記渦巻き形状の電極 を複数に分割し、分割された複数の電極片のそれぞれの 一部を電気的に接続することを特徴とする。

【0016】請求項6のLC素子は、請求項2~4のいずれかのLC素子において、前記チャネルが形成される位置の一部に予めキャリアを注入しておくことにより、前記渦巻き形状の電極に対応して形成される前記チャネルを複数に分割し、分割されたそれぞれのチャネルの一方端付近に前記ソースあるいは前記ドレインを設け、これら複数のソースあるいはドレインを電気的に接続することを特徴とする。

【0017】請求項7のLC素子は、請求項1,3,4 40 のいずれかのLC素子において、前記チャネルの両端付近に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第1および第2の入出力電極と、前記渦巻き形状の電極の一方端付近に電気的に接続されたアース電極と、を有し、前記第1および第2の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。

【0018】請求項8のLC素子は、請求項2~4のいずれかのLC素子において、前記渦巻き形状の電極の両

端付近に電気的に接続された第1および第2の入出力電極と、前記チャネルの一方端付近に形成された前記ソースあるいは前記ドレインに電気的に接続されたアース電極と、を有し、前記第1および第2の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。

【0019】請求項9のLC索子は、請求項1,3,4 のいずれかのLC索子において、前記渦巻き形状の電極 の両端付近に電気的に接続された第1および第2の入出 力電極と、前記チャネルの両端付近に形成された前記ソ ースおよび前記ドレインのそれぞれに電気的に接続され た第3および第4の入出力電極と、を有し、前記渦巻き 形状の電極とこれに対応して形成される前記チャネルと の両方を信号入出力路とするコモンモード型の素子とし て用いられることを特徴とする。

【0020】請求項10のLC素子は、請求項1~9のいずれかのLC素子において、前記渦巻き形状の電極に対して印加するゲート電圧を可変に設定することにより、少なくとも前記チャネルの抵抗値を可変に制御することを特徴とする。

【0021】請求項11の半導体装置は、請求項1~10のいずれかのLC素子を基板の一部として形成し、前記渦巻き形状の電極およびこれに対応して形成されたチャネルの少なくとも一方を信号ラインあるいは電源ラインに挿入して一体形成したことを特徴とする。

【0022】請求項12のLC素子は、請求項1~10のいずれかのLC素子において、全表面に化学液相法により絶縁膜を形成し、前記渦巻き形状の電極の端部近傍あるいは前記入出力電極または前記アース電極に対応する前記絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行うことを特徴とする。

【0023】請求項13の半導体装置は、請求項1,3~5,7,9のいずれかのLC素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号を増幅するバッファを接続したことを特徴とする。

【0024】請求項14の半導体装置は、請求項1,3 ~5,7,9のいずれかのLC素子の前記ソースおよび 前記ドレインのいずれか一方に、前記チャネルを介して 出力される信号の電圧レベルを変更するレベル変換回路 を接続したことを特徴とする。

【0025】請求項15のLC索子は、請求項1~9のいずれかのLC索子において、前記渦巻き形状の電極に過電圧を動作電源ライン側あるいはアース側にパイパスさせる保護回路を設けたことを特徴とする。

【0026】請求項16のLC素子の製造方法は、半導50 体基板に部分的に不純物を注入することによりソースと

ドレインを形成する第1の工程と、前記半導体基板上の 全面あるいは部分的に絶縁層を形成する第2の工程と、 前記絶縁層のさらに表面に前記ソースと前記ドレインを 結ぶように渦巻き形状の電極を形成する第3の工程と、 前記ソース、ドレインと前記渦巻き形状の電極のそれぞ れに電気的に接続される配線層を形成する第4の工程 と、を含むことを特徴とする。

【0027】請求項17のLC素子の製造方法は、半導 体基板に部分的に不純物を注入することによりソースあ るいはドレインを形成する第1の工程と、前記半導体基 10 板上の全面あるいは部分的に絶縁層を形成する第2のエ 程と、前記絶縁層のさらに表面に前記ソースあるいは前 記ドレインの近傍に一方端が位置するように渦巻き形状 の電極を形成する第3の工程と、前記ソースあるいはド レインと前記渦巻き形状の電極のそれぞれに電気的に接 続される配線層を形成する第4の工程と、を含むことを 特徴とする。

[0028]

【作用】請求項1のLC素子では、半導体基板上に絶縁 層が、さらにその上にゲートとして機能する渦巻き形状 20 の電極が形成されており、渦巻き形状の電極と絶縁層と 半導体基板とからなるMOS構造となっている。

【0029】ここで、ゲートとして機能する渦巻き形状 の電極とこれに対応して形成されるチャネルとがそれぞ れインダクタとして機能することになる。また、渦巻き 形状の電極とこれに対応して形成されるチャネルとの間 には絶縁層が介在しており、これらによってキャパシタ が形成される。しかも、このキャパシタは渦巻き形状の 電極およびチャネルの全長にわたって分布定数的に形成 されている。このため、広い帯域にわたって良好な減衰 30 特性を有するLC素子が形成されており、上述したチャ ネルの一方端に形成されたソースに入力された信号から は、分布定数的に存在するインダクタおよびキャパシタ を介して伝搬される際に、ノイズ等の特定周波数成分の みが除去される。

【0030】特に、請求項1のLC素子は、半導体基板 にソースおよびドレインを形成するとともに、さらにそ の表面に絶縁層と渦巻き形状の電極を形成することによ り製造することができ、製造が非常に容易となる。ま た、このLC索子は、半導体基板上に形成されるため、 ICやLSIの一部として形成することも可能であり、 このような部品の一部として形成した場合には、後工程 における部品の組み付け作業を省略することができる。

【0031】また、請求項2のLC素子では、上述した LC索子がチャネルを信号入出力路として使用していた のに対し、渦巻き形状の電極を信号入出力路として使用 したものであり、チャネルを介して信号を伝搬しないた めソースあるいはドレインのいずれか一方が省略されて いる。

とがそれぞれインダクタとして機能するとともに、これ らの間に分布定数的にキャパシタが形成される点は、上 述した請求項1のLC索子と同じであり、広い帯域にわ たって良好な減衰特性を有するLC索子が形成され、し かも、製造が容易であり、基板の一部として形成するこ とが可能となる。

【0033】また、請求項3のLC素子では、渦巻き形 状の電極に対応する位置に予めキャリアが注入されてお り、デブレション型の素子が形成されている。この場合 には、LC素子の特性そのものは変えずに、渦巻き形状 の電極に電圧(ゲート電圧)を印加しない状態でチャネ ルを形成し、あるいは印加するゲート電圧とチャネル幅 や深さ等との関係を変更することができる。

【0034】また、請求項4のLC素子では、渦巻き形 状の電極とチャネルのいずれか一方を短く形成してお り、この場合であっても同様に、長さが異なる渦巻き形 状の電極とチャネルのそれぞれはインダクタとして機能 し、これらの間には絶縁層を挟んで形成されるキャパシ タが分布定数的に存在する。したがって、このLC索子 は広い帯域にわたって良好な減衰特性を有するLC素子 が形成され、しかも、製造が容易であり基板の一部とし て形成することが可能であるという利点がある。

【0035】但し、半導体基板の全面を同一状態に形成 した場合には、渦巻き形状の電極の全長に対応してチャ ネルが形成されてしまうため、このチャネルの一部に予 めキャリアを注入しておいて、エッチング等によりチャ ネルの一部を分断することにより、チャネルを短くする 必要がある。

【0036】また、請求項5のLC索子では、渦巻き形 状の電極を複数の電極片に分割するとともにこれらの一 部を電気的に接続して使用する。この場合には、各分割 片の自己インダクタンスが小さくなり、これら各分割片 の自己インダクタンスの影響が少ない分布定数型のLC 素子を形成することができる。

【0037】また、請求項6のLC素子では、渦巻き形 状の電極に対応して形成されるチャネルを複数に分割す るとともに、分割されたそれぞれのチャネルの一方端付 近のソースあるいはドレインを電気的に接続して使用す る。したがって、請求項5のLC素子と同様に、各分割 40 チャネルの自己インダクタンスが小さくなり、これによ る影響が少ない分布定数型のLC素子となる。

【0038】また、請求項7のLC素子では、渦巻き形 状の電極に対応して形成されるチャネルの両端付近のソ ースおよびドレインに接続される第1および第2の入出 力電極を設けるとともに、渦巻き形状の電極の一方端近 傍にアース電極を設けることにより、チャネルが信号入 出力路として使用される3端子型のLC素子を容易に形 成することができる。

【0039】また、請求項8のLC索子は、請求項7の 【0032】したがって、チャネルと渦巻き形状の電極 50 LC素子において入出力電極とアース電極とを入れ替え

10

たものである。すなわち、渦巻き形状の電極の両端付近 に第1および第2の入出力電極を設けるとともに、チャ ネルの一方端に形成されたソースあるいはドレインに接 続されたアース電極を設けることにより、渦巻き形状の 電極が信号入出力路として使用される3端子型のLC素 子を容易に成形することができる。

【0040】また、請求項9のLC索子では、渦巻き形 状の電極の両端付近に第1および第2の入出力電極を設 けるとともに、この渦巻き形状の電極に対応するチャネ ルの両端付近に形成されたソースおよびドレインに第3 10 および第4の入出力電極を設けることにより、4端子コー モンモード型のLC索子を容易に形成することができ る。

【0041】また、請求項10のLC素子では、渦巻き 形状の電板に印加するゲート電圧を可変に設定すること により、この渦巻き形状の電極に対応して形成されるチ ャネルの幅や深さが変わり、これに伴ってチャネルの抵 抗値が変化する。したがって、ゲート電圧を変えること により、全体としての減衰特性、すなわち周波数特性を 必要に応じて可変に制御することができる。

【0042】また、請求項11の半導体装置では、上述 した各請求項のLC素子を基板の一部に、信号ラインあ るいは電源ラインに挿入するように形成している。これ により、半導体基板上の他の部品と一体的に製造するこ とができ、製造が容易になるとともに後工程における部 品の組み付け作業が不要となる。

【0043】また、請求項12のLC案子は、上述した 請求項1~10のいずれかのLC索子を半導体基板上に 形成した後に、化学液相法により全表面に絶縁膜を形成 する。その後、この絶縁膜の一部にエッチングやレーザ 30 光照射により孔をあけ、この孔に半田を盛ることにより 半導体基板表面に形成されている電極に対する端子付け が行われる。したがって、表面実装型のLC素子を簡単 に製造することができ、表面実装型とすることによりこ のLC索子の組み付け作業も容易となる。

【0044】また、請求項13の半導体装置では、上述 したLC索子のチャネルを介して出力される信号を増幅 するバッファが接続されており、アルミニウム等の金属 材料に比べて比抵抗が大きなチャネルを介することによ り電圧レベルが減衰した信号を、SN比が良好な元の信 40 号に復元することが可能となる。

【0045】また、請求項14の半導体装置では、上述 したパッファの変わりにレベル変換回路が接続されてい る。このレベル変換回路を接続することにより、チャネ ルを介して減衰した信号レベルを復元するとともに、所 定のレベルの変換あるいはレベル補正を行なうことが可 能となる。

【0046】また、請求項15の半導体装置では、渦巻 き形状の電極に保護回路が接続されている。したがっ て、この渦巻き形状の電極に対して静電気等による過電 50 もスパイラル電極10に対応する部分)がこの絶縁層2

圧が印加された場合であっても、動作電源ライン側ある いはアース側にバイバス電流が流れるため、渦巻き形状 の電極と半導体基板との間の絶縁破壊を防止することが できる。

【0047】また、請求項16および請求項17のLC 索子の製造方法は、上述した各LC素子を半導体製造技 術を適用して製造するための方法である。すなわち、第 1の工程において半導体基板にソース、ドレインの両方 を、あるいはいずれか一方を形成し、次に第2の工程に おいて半導体基板表面に絶縁層を、第3の工程において 渦巻き形状の電極をそれぞれ形成する。 そして、 第4の 工程において入出力電極等を含む配線層が形成されて上 述したLC素子が完成する。

【0048】このように、上述したLC索子は、一般的 な半導体製造技術(特にMOS製造技術)を応用するこ とにより製造することができ、小型化および低コスト化 が可能であるとともに、複数個同時に大量生産すること も可能となる。

[0049]

【実施例】以下、本発明を適用した一実施例のLC索子 について、図面を参照しながら具体的に説明する。

【0050】〔第1実施例〕図1は、本発明を適用した 第1実施例のLC寮子の平面図である。また、図2は図 1のA-A線拡大断面図、図3は図1のB-B線拡大断 面図、図4は図1のC-C線拡大断面図である。

【0051】これらの図に示すように、本実施例のLC 素子100は、半導体基板であるp型シリコン基板 (p - Si基板) 30の表面付近の隔たった位置に形成され たソース12とドレイン14の間をゲートとして機能す る渦巻き形状のスパイラル電極10に対する電圧の印加 によって形成されるチャネル22によって接続すること により形成されている。

【0052】上述したソース12およびドレイン14 は、p-Si基板30を反転させたn'領域の拡散領域 として形成される。例えば、As' イオンを熱拡散ある いはイオン打ち込みにより注入することにより、不純物 濃度を高めることにより形成される。

【0053】また、ゲートとして機能するスパイラル電 極10は、渦巻き形状の一方の端部がソース12の一部 に、他方の端部がドレイン14の一部にオーバラップす るように、p-Si基板30の表面に形成された絶縁層 26を挟んで形成されている。スパイラル電極10は、 例えばアルミニウムや銅あるいは金や銀等の薄膜を形成 することによって、あるいは拡散またはイオン注入でP を多量にドープすることにより形成する。

【0054】また、絶縁層26は、p-Si基板30の 表面において、このp-Si基板30とスパイラル電板 10とを絶縁するためのものであり、ゲート膜の機能を 有する。p‐Si基板30の全表面(あるいは少なくと 6によって覆われており、さらにこの絶縁層26の表面に上述したスパイラル電極10が形成される。この絶縁層26は、例えばPを添加したSiO、(P-ガラス)によって形成されている。

【0055】また、上述したスパイラル電極10,ソース12,ドレイン14のそれぞれには、図1~図4に示すように、アース電極16及び入出力電極18,20が接続されている。スパイラル電極10に対するアース電極16の取り付けは、図1に示すように、薄いゲート膜を傷付けないように能動領域の外側で行われる。また、リース12への入出力電極18の取り付け、及びドレイン14への入出力電極20の取り付けは、図4あるいは、ソース12及びドレイン14の一部を露出させた後に、アルミニウムや銅あるいは金や銀等の金属膜を付けることにより行われる。また、渦巻き形状のほぼ中心部分に位置するドレイン14に接続された入出力電極20は、図3に示すように、スパイラル電極10の各周回部分と絶縁状態を保つように外周側に引き出されている。

【0056】上述した構造を有する本実施例のLC素子 20 は、nチャネルエンハンスメント型の構造を有しているものとすれば、スパイラル電極10に正の電圧が印加されたときに初めてn型のチャネル22が形成されることになる。そして、このチャネル22と上述したスパイラル電極10のそれぞれが渦巻き形状のインダクタ用導体として機能するとともに、これらチャネル22およびスパイラル電極10の間には分布定数的にキャパシタが形成される。

【0057】図5は、チャネル22が形成される状態を が示され 示す断面図であり、スパイラル電極10の渦巻き方向に 30 である。 対して垂直方向にとった断面が示されている。スパイラ ル電極10に対して、すなわちスパイラル電極10に接 にされたアース電極16に正のケート電圧が印加されて いない状態では、同図(A)に示すようにpーSi基板 4側に日 30の表面にはチャネル22が現れない。したがって、 ようにす たの状態では図1に示したソース12とドレイン14と 極10億 が絶縁された状態にある。 よびドレ

【0058】ところが、スパイラル電極10に対して正のゲート電圧を印加すると、図5(B)に示すように、スパイラル電極10に対応するp-Si基板30の表面 40付近にn領域からなるチャネル22が出現する。このチャネル22は、スパイラル電極10の全長にわたって形成されるため、スパイラル電極10とチャネル22のそれぞれに蓄積される電荷によりこれらの間には分布定数的にキャパシタが形成されることになる。

【0059】図6は、本実施例のLC素子100の断面 構造であり、スパイラル電極10の渦巻き方向に沿った 断面が示されている。同図に示すように、スパイラル電 極10に平行にチャネル22が形成され、このチャネル 22によってソース12とドレイン14とが導通状態に 50

なる。例えば、エンハンスメント型の場合は、スパイラル電極10に所定のゲート電圧を印加した状態で初めてこのチャネル22が形成されてソース12とドレイン14とが導通状態となるが、スパイラル電極10に印加するゲート電圧を変えることによりチャネル22の幅および深さが変わるため、ソース12とドレイン14との間の抵抗値を変化させることができる。

【0060】なお、アース電極16を介してスパイラル 電極10に印加するゲート電圧は、実際には図6におけ るサブストレート24に対する相対的なものである。特 に、本実施例のLC素子100は、渦巻き方向に沿って 長いスパイラル電極10がゲートとして機能し、このス パイラル電極10の全長にわたって確実にチャネル22 を形成する必要がある。例えば、スパイラル電極10の 一方端に設けられたアース電極16とソース12との間 にゲート電圧に相当する所定の電位差を設定するだけで は不充分であり、ドレイン14近傍のチャネル22が形 成されないおそれがある。このため、スパイラル電板1 0とこの近傍に位置するサブストレート24との間に所 定のゲート電圧の印加を行う必要がある。また、最も好 ましくは、サブストレート24の全面(図6に示したp -Si基板30の下面側) に電極を形成してこの電極と アース電極16との間に所定の電位差を設定する。

【0061】図7は、第1実施例のLC素子の等価回路を示す図である。同図(A)に示す等価回路は、入出力電極18,20が設けられたチャネル22側を信号の入出力路として使用するとともに、スパイラル電極10の一方端近傍に設けられたアース電極16を接地した場合が示されており、3端子型LC素子として機能するものである。

【0062】この場合には、アース電極16が接地されているため、入出力電極18,20に入出力する信号の電圧レベルおよびp-Si基板30のサブストレート24側に印加する電圧レベルを負に保つ必要がある。このようにすれば、相対的に正のゲート電圧がスパイラル電極10側に印加されたことになり、しかもソース12およびドレイン14近傍でチャネル22が分断されることがない。

【0063】なお、後述するように、チャネル22が形成される位置に予めn型のキャリアを注入しておくデブレション型構造とすることにより、入出力電極18,20に入出力される信号の電圧レベルが正であってもチャネル22が形成されるようにすることもできる。

【0064】このような等価回路を有する本実施例のL C素子100において、信号入出力路となるチャネル2 2は、渦巻き形状に形成されているため、インダクタンスL1を有するインダクタ導体として機能する。同様に、スパイラル電極10も渦巻き形状に形成されているため、インダクタンスL2を有するインダクタ導体として機能する。また、これら2つのインダクタ導体は、絶 緑層26を挟んで配置されているため、これらチャネル22とスパイラル電極10によって所定のキャパシタンスCを有するキャパシタが分布定数的に形成される。

【0065】したがって、本実施例のLC素子100は、インダクタンスとキャパシタンスとが分布定数的に存在し、従来の集中定数型の素子にはない優れた減衰特性を発揮することができ、入出力電極18,20のいずれか一方から入力された信号からは所定の周波数成分のみが除去され他方から出力されるようになる。特に、本実施例のLC素子100は、スパイラル電極10および10これに対応するチャネル22が渦巻き形状に、しかも各周回部分の径が連続的に次第に変化するように形成されている。そのため、分布定数的に形成されたインダクタとキャパシタとにより決定される減衰特性(チャネル22を介して信号を伝搬した場合の挿入損失特性)も広帯域にわたって信号を減衰させるものとなるため、このLC素子100は、ノイズ等の特定周波数成分のみを除去する場合に特に有効となる。

【0066】また、図7(B)は、アース電極16に対して可変のコントロール用電圧Vcを印加する場合の等20価回路を示すものである。アース電極16に印加するコントロール電圧Vcを変えることにより、チャネル22の深さが変わるためチャネル22の移動度が変わって、結果的にチャネル22の抵抗値を任意に変化させることができる。

【0067】これにより、チャネル22とスパイラル電極10の各インダクタンスやこれらの間に分布定数的に形成されたキャパシタが有するキャパシタンス、さらにはチャネル22が有する抵抗値により決定されるLC素子100全体の減衰特性が変化することになる。換言す 30れば、このコントロール用電圧Vcを変化させることにより、本実施例のLC素子100の特性をある範囲で任意に変化させることができる。

【0068】なお、上述したLC素子100は、ソース12とドレイン14の間にnチャネルを形成する場合を説明したが、この場合は、キャリアとして電子が使用されるため移動度が大きく、チャネル22の抵抗が小さくなる。これに対し、n型シリコン(n-Si)基板上にpチャネルを形成することにより、上述したLC素子100を形成するようにしてもよい。この場合は、キャリアとしてホールが用いられるため、チャネル22の抵抗が比較的大きくなり、上述したnチャネルの場合と比較すると異なる特性を有することになる。

【0069】図8は、渦巻き形状のスパイラル電極10に印加するゲート電圧(コントロール電圧Vc)を変化させてチャネル22の深さ等を変えた場合のチャネル抵抗Rを説明するための図である。同図(A)は、実際には渦巻き形状のスパイラル電極10を直線形状と仮定した場合の平面図であり、同図(B)は、そのA-A線断面図である。

【0070】同図において、Wはゲート幅であり、Xはチャネルの深さである。このように、幅Wのスパイラル電極10によってチャネル22が形成されると、この形成されたチャネル22のチャネル幅は (W+2X) となる。したがって、チャネル22のソース 12及びドレイン 14間の抵抗Rは、

14

 $R = \rho L / (W + 2 X)$

で計算することができる。ここで、 ρはチャネル22の 単位面積当たりの抵抗であり、上述した式はチャネル抵 抗Rがチャネルの長さLに比例し、チャネル幅(W+2X)に反比例していることを示す。

【0071】次に、本実施例のLC素子100の製造工程について説明する。

【0072】図9は、本実施例のLC素子100の製造工程を示す図であり、一例としてエンハンスメント型のLC素子100の場合が示されている。なお、同図はスパイラル電極10の渦巻き方向に断面をとったものである。

【0073】(1)酸化膜の形成:まず最初に、p-Si 基板30の表面を熱酸化することにより、二酸化シリコンSiO,を形成する(同図(A))。

【0074】(2)ソース・ドレインの窓開け:次に、p-Si基板30表面の酸化膜に対してフォトエッチングを行うことにより、ソース12及びドレイン14に対応する部分の窓開けを行う(同図(B))。

【0075】(3)ソース・ドレインの形成:次に、窓開けした部分から n型不純物を注入することによりソース 12及びドレイン14を形成する(同図(C))。例えば、n型不純物としてAs'が用いられ、この不純物が熱拡散によって注入される。また、このn型不純物をイオン打ち込みにより注入する場合には、上述した(2)における窓開けは不要となる。

【0076】(4)ゲート領域の除去:次に、スパイラル電極10を形成したい部分の酸化膜を除去することにより、ゲート領域の開口部を形成する(同図(D))。本実施例のLC素子100の場合は、スパイラル電極10を渦巻き形状に形成する必要があるため、このゲート領域開口部の形成も渦巻き形状になるように行われる。このようにしてスパイラル電極10に対応する部分のみpーSi基板30が露出することになる。

【0077】(5)ゲート酸化膜の形成:次に、このようにして部分的に露出したp-Si基板30に対して新しい酸化膜、すなわち絶縁層26の形成を行う(同図(E))。

【0078】(6)ゲート及び電極の形成:次に、例えばアルミニウム等を蒸着することにより、ゲートとして機能するスパイラル電極10を形成するとともに、ソース12に接続される入出力電極18及びドレイン14に接続される入出力電極20のそれぞれを形成する(同図(F))。

50

【0079】 (7)絶縁層の形成:最後に、全面にP-ガ ラスを付着させた後、加熱して平滑な表面を形成する (同図(G))。

【0080】このようにしてLC素子100を製造する 工程は、基本的には通常のMOS-FETを製造する工 程と類似しており、スパイラル電極10の形状等が異な るのみであるといえる。したがって、一般のMOS-F ETやバイポーラトランジスタと同一基板上に形成する ことが可能であり、ICやLSIの一部として形成する ことができる。しかも、ICやLSIの一部として形成 10 した場合には、後工程における部品の組み付け作業を省 略することができる。

【0081】 このように、本実施例のLC素子100 は、渦巻き形状のスパイラル電極10とこれに対応して 形成されるチャネル22のそれぞれがインダクタを形成 するとともに、これらスパイラル電極10とチャネル2 2との間には分布定数的にキャバシタが形成される。

【0082】したがって、スパイラル電極10の一方端 に設けられたアース電極16を接地あるいは固定電位に 接続するとともに、チャネル22を信号の入出力路とし 20 て用いた場合には、入力された信号に対して広い帯域で 良好な減衰特性を有するLC索子となる。

【0083】また、上述したようにこのLC索子100 は、一般のMOS-FET等の製造技術を応用して製造 することができるため、製造が容易であり小型化等にも 適している。また、半導体基板の一部としてLC素子を 製造した場合には、他の部品との配線も同時に行うこと ができ、後工程における組み付け作業等が不要となる。

【0084】また、本実施例のLC索子100は、スパ イラル電極10に印加するゲート電圧(コントロール電 30 圧Vc)の値を変えることによりチャネル22の抵抗値 を可変に制御することができ、LC索子100の特性を ある範囲で調整あるいは変更することができる。

【0085】なお、上述した第1実施例は、渦巻き形状 のスパイラル電極10に対応して形成されるチャネル2 2を信号の入出力路として用いたが、チャネル22と電 極10の機能を入れ替えるようにしてもよい。 すなわ ち、図10に示すように、スパイラル電極10の両端に 入出力電極18,20を接続することによりこのスパイ ラル電極10を信号の入出力路として用いるとともに、 チャネル22の一方端に形成されたソース12(あるい はドレイン14) にアース電極16を接続し、このアー ス電極16を接地あるいは可変の固定電位に接続する。 【0086】一般に、アース電極16に接続される側の インダクタ導体の抵抗値を小さくした方が特定の周波数 成分について急峻な減衰特性を有するLC索子となるこ とが知られている。したがって、図1に示したLC素子 (スパイラル電極10側が接地)に比べると図10に示 したLC索子 (チャネル22側が接地) の方が小さなQ 有することになる。

【0087】但し、上述した場合にはソース16あるい はドレイン14のいずれか一方にアース電極16を接続 することになるため、他方を省略することができる。

16

【0088】また、上述した第1実施例は、スパイラル 電極10に印加する電圧レベルをサプストレート24に 比べて相対的に高くしたときにチャネル22が形成され るエンハンスメント型のLC素子について説明したが、 デプレション型とすることもできる。すなわち、図1等 に示したチャネル22の領域に予めキャリア (n型不純 物)を注入することによりnチャネルを形成しておく。 これにより、スパイラル電極10の電位をサブストレー ト24の電位よりも相対的に高くすることなくチャネル 22を形成することができ、あるいは印加するゲート電 圧とチャネル幅等との関係を変えることができる。ま た、注入するキャリアは電極10に沿った一部の領域の みに注入してもよい。

【0089】〔第2実施例〕次に、本発明の第2実施例 のLC素子について、図面を参照しながら具体的に説明 する。

【0090】上述した第1実施例のLC素子100は、 渦巻き形状のスパイラル電極10とこれに対応して形成 されるチャネル22とがほぼ全長にわたって平行に、す なわちほぼ同一の長さに形成されたものであるが、本実 施例のLC素子200は、図1に示したスパイラル電極 10を約1ターン分短くするとともに、この削除した部 分に対応するp-Si基板30の表面にキャリアを注入 した点に特徴がある。

【0091】図11は、第2実施例のLC素子200の 平面図である。同図に示すように、第2実施例のLC素 子200は、p-Si基板30の表面付近の隔たった位 置に形成されたソース12とドレイン14の間をチャネ ル22によって接続することにより形成されている。こ のチャネル22の外周側の約半分は、ゲートとして機能 する渦巻き形状のスパイラル電極10に対応している。 一方、チャネル22の内周側の約半分は、不純物である n型キャリアを予め注入しておいて、対応するスパイラ ル電極10がない場合であっても渦巻き形状のチャネル 22が形成されるようになっている。

【0092】このように、スパイラル電極10の一部を 省略してスパイラル電極10の長さをチャネル22より も短くした場合であっても、短くなった渦巻き形状のス パイラル電極10が一方のインダクタ導体として機能す るとともに、渦巻き形状のチャネル22が他方のインダ クタ導体として機能することに変わりはなく、図1に示 した第1実施例のLC素子100と同様に良好な減衰特 性を有する。特に、本実施例のLC素子200は、スパ イラル電極10の長さを任意に設定することができるこ とから、分布定数的に形成されるキャパシタの容量値も を有し、特定の周波数成分について緩やかな滅衰特性を 50 任意に設定することができ、設計の自由度が増すことに

もなる。

[0093] 図12は、本実施例のLC素子200の等 価回路を示す図である。同図に示すように、スパイラル 電極10のターン数が少なくなった分だけインダクタン スL3も小さくなり、これに対応して分布定数的に存在 するキャパシタンスC1も小さくなる。したがって、図 1等に示したLC索子100とは周波数特性が異なる索 子となり、このスパイラル電極10の長さ(ターン数) を調整することにより、ある範囲で周波数特性を調整あ るいは変更することができるようになる。

17

【0094】また、アース電極16に印加するゲート電 圧を変えることにより、スパイラル電極10に対応して 形成されるチャネル22の抵抗値を変化させることがで き、LC索子200の減衰特性を可変に制御できる点は 上述した第1実施例のLC索子100と同様である。

【0095】このように、本実施例のLC素子200 は、電極10とチャネル22とによりインダクタとキャ パシタが分布定数的に形成され、良好な減衰特性をもっ た素子として機能することになる。

利用して製造できる点や、LSI等の一部として形成す ることができるとともに、この場合には後工程における 配線処理を省略できる点、ゲート電圧を変えることによ り減衰特性を変更できる点等については上述した第1実 施例のLC索子100と同じであり、これらについては 第1実施例と同様の利点を有する。

【0097】なお、本実施例のLC素子200は、チャ ネル22を信号の入出力路として用いたが、スパイラル 電極10とチャネル22の機能を入れ換えて、スパイラ ル電極10を信号の入出力路として用い、チャネル22 30 側を接地あるいは固定電位に接続するようにしてもよ い。特に、この場合において、チャネル22をスパイラ ル電極10に比べて短くするには、一部に p型不純物を 多量に注入しておいて、渦巻き形状のチャネル22が形 成された際にこのp型不純物を多量に注入した部分でチ ャネル22を分断すればよく、また、このような多量の p型不純物を注入する代わりにp-Si基板30の一部 をエッチングにより掘り下げて、チャネル22を分断す るようにしてもよい。

【0098】〔第3実施例〕次に、本発明の第3実施例 40 のLC索子について、図面を参照しながら具体的に説明 する。

[0099]上述した第1実施例のLC素子100およ び第2実施例のLC索子200は、3端子のノーマルモ ード型素子として機能するものであるが、本実施例のL C索子300は、4端子のコモンモード型素子として機 能するよう形成されている点に特徴がある。

【0100】図13は、第2実施例のLC素子の平面図 である。同図に示すように、第3実施例のLC素子30 0は、p-Si基板30の表面付近の隔たった位置に形 50

成されたソース12とドレイン14の間をスパイラル電 極10に対応して形成されるチャネル22によって接続 することにより形成されている。また、このスパイラル 電極10の両端には入出力電極46、48が接続されて おり、この点が図1に示したLC素子100と異なって

18

【0101】図14は、第3実施例のLC素子の等価回 路を示す図である。同図に示すように、2つの入出力電 極18,20の間にソース12およびドレイン14を介 10 して形成されたチャネル22がインダクタンスL1を有 するインダクタとして機能するとともに、2つの入出力 電極46,48間に形成されたスパイラル電極10がイ ンダクタンスL2を有するインダクタとして機能する。 しかも、これらチャネル22とスパイラル電極10とが それぞれ信号の入出力路として使用されるとともに、こ れらの間には第1実施例のLC素子100と同様にキャ バシタンスCを有するキャパシタが分布定数的に形成さ れる。

【0102】このように、本実施例のLC素子300 【0096】また、LC索子200を半導体製造技術を 20 は、スパイラル電極10に対応して形成されるチャネル 22のみならずスパイラル電極10の両端にも2つの入 出力電極46,48を設けることにより、良好な減衰特 性をもった4端子コモンモード型素子として機能するこ とができる。

> 【0103】また、上述したLC索子100, 200と 同様に、スパイラル電極10に印加するゲート電圧を変 えることにより、スパイラル電極10に対応して形成さ れるチャネル22の抵抗値を変えることができ、LC素 子300の減衰特性をある範囲で可変に制御することが

> 【0104】また、上述した構造の違い(すなわちこの 構造の違いに起因する特性の相違)を除けば、本実施例 のLC素子300は上述した第1実施例および第2実施 例と同じ断面構造等を有しており、このLC索子300 をMOS製造技術を利用して製造することができる点、 LSI等の一部として形成することができるとともにこ の場合には後工程における配線処理を省略することがで きる点等については上述した第1実施例のLC素子10 0等と同じである。

【0105】〔第4実施例〕次に、本発明の第4実施例 のLC素子について、図面を参照しながら具体的に説明 する。

【0106】上述した各実施例のLC素子は、渦巻き形 状のスパイラル電極10を1本の導体で形成していた が、本実施例のLC索子400はこの電極10を複数に 分割(例えば2分割)した点に特徴がある。

【0107】図15は、第4実施例のLC索子の平面図 である。同図に示すように、第4実施例のLC素子40 0は、図1に示したLC素子100に用いられている渦 巻き形状のスパイラル電極10を2本の分割電極片10

-1,10-2に置き換えた構造を有している。全体として渦巻き形状を有するこれらの分割電極片10-1,10-2のそれぞれの一方端(外周側にある分割電極片10-1については外周側端部、内周側にある分割電極片10-2については内周側端部)にはアース電極16が接続されており、2つのアース電極16を接地することにより、各分割電極片10-1,10-2のそれぞれによって形成されるインダクタの一部が接地される。あるいは2つのアース電極16を固定電位の電源に接続することにより、各分割電極片10-1,10-2のそれ10ぞれによって形成されるインダクタの一部がこの固定電位となる。

【0108】なお、電極10を2分割してあるので各分割電極片間には隙間ができることになり、このままではチャネル22が分断されるおそれがある。そのため、本実施例では、この各分割電極片間の隙間部分に対応するp-Si基板30の表面にn型不純物を注入した拡散領域13が設けられており、各分割電極片10-1,10-2のそれぞれに対応して形成される2本のチャネル22がこの拡散領域13を介して1本の導体して機能する20ようになっている。

【0109】図16は、第4実施例のLC素子400の等価回路を示す図である。同図に示すように、2本の分割電極片10-1,10-2に対応して形成されるチャネル22の全体がインダクタンスL1を有するインダクタとして機能するとともに、各分割電極片10-1,10-2がインダクタンスL4,L5を有するインダクタとして機能する。そして、チャネル22と分割電極片10-1あるいはチャネル22と分割電極片10-2のそれぞれがキャバシタンスC2,C3を有するキャバシタとして機能し、しかもこれらのキャバシタが分布定数的に形成される。

【0110】本実施例のLC素子400は、各分割電極 片10-1,10-2の自己インダクタンスL4,L5 が小さくなる。したがって、これらの自己インダクタン スによるLC素子400全体の特性への影響は小さくな り、チャネル22が有するインダクタンスL1と分布定 数的に形成されるキャパシタンスC2,C3とによって LC素子400全体の特性がほぼ決定されることにな る。このため、スパイラル電極10の分割状態を変える もことにより、第1実施例等に示したLC素子とは異なる 特性を有するLC素子を形成することができ、設計の自 由度が増すことになる。

【0111】また、スパイラル電極10に印加するゲート電圧を変えることによりLC素子400全体の特性を可変に制御できる点は上述した各実施例と同様である。 【0112】なお、図15に平面構造を示した本実施例のLC素子400は、チャネル22を信号の入出力路として用いるとともに渦巻き形状のスパイラル電極10を2分割したが、これとは反対にスパイラル電極10側を50

複数に分割するようにしてもよい。この場合には、スパイラル電極10に電圧が印加された状態でチャネル22 側を電気的に複数に分割する必要があるため、このチャネル22が形成される位置の一部に予めp型不純物を多量に注入したり、エッチング等によりpーSi基板30の一部を掘り下げることにより、チャネル22が複数に分断されるようにすればよい。

【0113】 〔その他の実施例〕次に、本発明のその他の実施例に係るLC素子について、図面を参照しながら 具体的に説明する。

【0114】図17および図18は、化学液相法を用いて端子付けを行う場合の概略を示す図である。図17には本実施例において端子付けを行うLC素子の平面構造が示されており、例えば第1実施例のLC素子100

(他の実施例のLC素子に端子付けを行う場合も同様である)に化学液相法による端子付けを行う場合が示されている。図17に示したLC素子は、第1実施例に示したLC素子100と比較すると、2つの入出力電極18,20を短く設定するとともに、アース電極16を削除した点が異なっている。また、図18には図17のAーA線拡大断面が示されている。

【0115】図17に示す断面構造を有する半導体基板を1個のLC素子ごとに切り離した後に、個別に切り離されたチップ (素子) の全表面に化学液相法により絶縁膜としてシリコン酸化膜60を形成する。その後、エッチングにより電極10あるいは入出力電極18,20上のシリコン酸化膜60を除去して孔をあけ、その孔を出した半田62をプリント配線基板のランドと直接接出した半田62をプリント配線基板のランドと直接接触させることができる。したがって、表面実装する場合には好都合となる。特に、図18に示した入出力電極18(入出力電極20も同様)とスパイラル電極10の高さに形成することができ、表面実装に際してさらに好都合である。

【0116】なお、素子表面の保護膜に合成樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光線を利用してもよい。また、図17に示した平面図において、スパイラル電極10の一方端にアース電極極16を形成しておき、この一部に半田62を盛るようにしてもよい。

【0117】図19は、上述した各実施例のLC素子を実際のLSI等の一部として形成する場合の説明図である。同図に示すように、半導体チップ44上の各種信号あるいは電源のライン46に上述した各実施例のLC素子100等を挿入する形で組み込む。特に、上述した各実施例のLC素子は、半導体チップ44上に各種回路を形成する工程において同時に製造することができるため、後工程における配線処理等が不要になるといった利点がある。

【0118】次に、上述した各実施例のLC素子を実際 の回路の一部として使用する場合の一例について説明す る。なお、以下に説明する各図面においては、第1実施 例のLC素子100を用いた各種回路を示してあるが、 同様に第2実施例以下の各実施例のLC素子を用いる場 合であってもよい。

【0119】一般に、上述した各実施例のLC素子にお いてインダクタを形成するチャネル22は高抵抗を有 し、しかもこのチャネル22の全長が長いため、2つの 入出力電極18,20間で信号の電圧レベルの減衰が生 10 じる。そのため、実際に各実施例のLC素子を回路の一 部として使用する場合には、出力側に高入力インピーダ ンスのバッファを接続することにより実用的な構成とな

【0120】図20は、出力側にパッファを接続した例 を示す図である。同図(A)は、バッファとしてMOS -FETと抵抗からなるソースホロワ回路32を用いた 場合を示している。このソースホロワ回路32を構成す るMOS-FETは上述した各実施例のLC素子と同じ MOS構造を有しているため、このソースホロワ回路3 20 2を含めた全体をLC素子として一体的に形成すること ができる。

【0121】また、同図(B)は、パッファとして2つ のパイポーラトランジスタと抵抗からなるエミッタホロ ワ回路34を用いた場合を示している。各実施例のLC 素子とバイポーラトランジスタでは構造は若干異なるも のの同一の半導体基板上に形成することが可能であるた め、このエミッタホロワ回路34を含めた全体をLC素 子として一体的に形成することができる。

【0122】このように出力側にバッファを設けること 30 により、LC索子100等のインダクタ部分(チャネル 22) によって減衰した信号レベルが増幅によって復元 されて、SN比が良好な出力信号を得ることが可能にな る。

【0123】図21は、出力側にレベル変換回路を接続 した例を示す図である。同図 (A) は、レベル変換回路 として2つのエミッタホロワ回路36,38を直列に接 続した場合を示している。同図(B)は、レベル変換回 路として2つのソースホロワ回路40,42を直列に接 続した場合を示している。

【0124】このように、出力側にレベル変換回路を接 続することにより、LC索子100等のインダクタ部分 によって減衰した信号レベルが増幅されるとともに、所 定のレベル変換あるいはレベル補正を容易に行うことが できる。

【0125】なお、これらのレベル変換回路をLC素子 と同一の基板に一体的に形成することができる点は、上 述したバッファの場合と同じである。

【0126】図22は、上述した各実施例のLC素子に

る。MOS構造を有する各実施例のLC索子は、スパイ ラル電極10の一方端に設けられたアース電極16等に 静電気によって発生する高電圧が印加されると、スパイ ラル電極10とp-Si基板30との間に介在する絶縁 層26(ゲート膜)が破壊される。したがって、この静 電気による絶縁層26の破壊を防止するために保護回路 が必要となる。

【0127】同図に示す保護回路は、ともに複数のダイ オードと抵抗とにより構成されており、スパイラル電板 10に高電圧が印加されると、動作電源ライン側あるい は筐体アース側に電流がパイパスされるようになってい る。特に同図(A)の回路では数100V、同図(B) の回路では1000~2000Vの静電耐量があり、使 用環境等に応じて使用する保護回路を適宜選択すること ができる。

【0128】なお、本発明は上記各実施例に限定される ものではなく、本発明の要旨の範囲内で種々の変形実施 が可能である。

【0129】例えば、上述した各実施例においては、L C索子100等をLSI等の一部として形成できる点を 効果としてあげたが、必ずしもLSI等の一部として形 成する必要はなく、半導体基板上にLC索子100等を 形成した後にアース電極16及び入出力電極18,20 のそれぞれに端子付けを行って、あるいは図17および 図18に示したような化学液相法を利用して端子付けを 行って、単体の索子として形成するようにしてもよい。 この場合には、同一の半導体基板上に複数個のLC素子 100を同時に形成し、その後半導体基板を切り離して 各LC素子に端子付けを行うようにすれば、容易に大量 生産が可能となる。

【0130】また、上述した各実施例においては、電極 10の一方の端部にアース電極16を設けるようにした が、必ずしも最端部に設ける必要はなく、周波数特性を 検討した後に必要に応じてその取り付け位置をずらすよ うにしてもよい。

【0131】また、上述した各実施例のLC素子は、p -Si基板30を利用して形成したが、同様にn型半導 体基板(n-Si基板)を利用して形成するようにして もよい。また、半導体基板はゲルマニウム等のシリコン 以外の材料、あるいは非晶質材料であるアモルファスシ リコン等を用いるようにしてもよい。

[0132]

【発明の効果】上述したように、請求項1の発明によれ ば、インダクタとキャパシタとが分布定数的に存在し、 広い帯域にわたって良好な減衰特性を有するLC素子が 形成されており、渦巻き形状の電極に対応して形成され るチャネルの一方端に入力された信号からは、分布定数 的に存在するインダクタおよびキャパシタを介して伝搬 される際に、ノイズ等の特定周波数成分のみが除去され 入力保護回路を追加した場合の構成の一例を示す図であ 50 る。また、この発明によれば、半導体基板にソースおよ

びドレインを形成するとともに、さらにその表面に絶縁層と渦巻き形状の電極を形成することによりLC素子を製造することができ、製造が非常に容易となる。また、このLC素子は、半導体基板上に形成されるため、ICやLSIの一部として形成することも可能であり、このような部品の一部として形成した場合には、後工程における部品の組み付け作業を省略することができる。

【0133】また、請求項2の発明によれば、入出力信号路としてチャネルを使用する代わりに上述した渦巻き形状のスパイラル電極を用いており、上述した請求項1 10の発明と同様に、広い帯域において充分な減衰特性を有するLC素子が形成され、しかも製造が容易であり基板の一部として形成することが可能となる。

【0134】また、請求項3の発明によれば、渦巻き形状の電極に対応する位置に予めキャリアが注入されており、デフレション型の素子が形成されており、LC素子の特性そのものは変えずに、渦巻き形状の電極に電圧

(ゲート電圧)を印加しない状態でチャネルを形成し、 あるいは印加するゲート電圧とチャネル幅や深さ等との 関係を変更することができるため、設計の自由度を増す 20 ことができる。

【0135】また、請求項4の発明によれば、渦巻き形状の電極とチャネルのいずれか一方を短く形成しており、この場合であっても同様に、長さが異なる渦巻き形状の電極とチャネルのそれぞれはインダクタとして機能し、これらの間には絶縁層を挟んで形成されるキャパシタが分布定数的に存在する。したがって、このLC素子は広い帯域にわたって良好な減衰特性を有するLC素子が形成され、しかも製造が容易であり基板の一部として形成することができる。

【0136】また、請求項5または6の発明によれば、
渦巻き形状の電極を複数に分割し、あるいはチャネルを
複数に分割しており、各分割片の自己インダクタンスの
影響が少ない分布定数型のLC素子を形成することができる。したがって、分割の仕方によって周波数特性が異なるLC素子を形成することができ、設計の自由度を増すことができる。

【0137】また、請求項7の発明によれば、渦巻き形状の電極に対応して形成されるチャネルの両端付近のソースおよびドレインに接続される第1および第2の入出 40 力電極を設けるとともに、渦巻き形状の電極の一方端近傍にアース電極を設けることにより、チャネルが信号入出力路として使用される3端子型のLC素子を容易に形成することができる。

【0138】また、請求項8の発明によれば、渦巻き形状の電極の両端付近に第1および第2の入出力電極を設けるとともに、チャネルの一方端に形成されたソースあるいはドレインに接続されたアース電極を設けることにより、渦巻き形状の電極が信号入出力路として使用される3端子型のLC素子を容易に形成することができる。

【0139】また、請求項9の発明によれば、渦巻き形状の電極の両端付近に第1および第2の入出力電極を設けるとともに、この渦巻き形状の電極に対応するチャネルの両端付近に形成されたソースおよびドレインに第3および第4の入出力電極を設けることにより、4端子コモンモード型のLC素子を容易に形成することができる。

【0140】また、請求項10の発明によれば、渦巻き形状の電極に印加するゲート電圧を可変に設定することにより、この渦巻き形状の電極に対応して形成されるチャネルの抵抗値を変化させることができ、全体としての減衰特性、すなわち周波数特性を必要に応じて可変に制御することができる。

【0141】また、請求項11の発明によれば、上述した各請求項のLC素子を基板の一部に、信号ラインあるいは電源ラインに挿入するように形成しており、半導体基板上の他の部品と一体的に製造することができ、製造が容易になるとともに後工程における部品の組み付け作業が不要となる。

) 【0142】また、請求項12の発明によれば、上述したLC索子を半導体基板上に形成した後に化学液相法により全表面に絶縁膜を形成し、その後この絶縁膜の一部に孔をあけ、この孔に半田を盛ることにより端子付けを行って表面実装型の索子を容易に製造することができる。また、表面実装型とすることによりこのLC索子の組み付け作業も容易となる。

【0143】また、請求項13の発明によれば、LC素子のチャネルを介して出力される信号をパッファを介することにより増幅しており、チャネルを介することにより電圧レベルが減衰した信号を、SN比が良好な元の信号に復元することが可能となる。

【0144】また、請求項14の発明によれば、LC素子の出力側にレベル変換回路が接続されており、チャネルを介して減衰した信号の電圧レベルを復元するとともに、所定のレベルの変換あるいはレベル補正を行なうことが可能となる。

【0145】また、請求項15の発明によれば、渦巻き形状の電極に保護回路が接続されており、この渦巻き形状の電極に対して静電気等による過電圧が印加されると、動作電源ライン側あるいはアース側にバイバス電流が流れ、渦巻き形状の電極と半導体基板との間の絶縁破壊を防止することができる。

【0146】また、請求項16および請求項17の発明によれば、上述した各LC素子を一般的な半導体製造技術 (特にMOS製造技術)を応用することにより製造することができ、小型化および低コスト化が可能であるとともに、複数個同時に大量生産することも可能となる。

【図面の簡単な説明】

【図1】本発明を適用した第1実施例のLC素子の平面 50 図である。 【図2】図1のA-A線拡大断面図である。

【図3】図1のB-B線拡大断面図である。

【図4】図1のC-C線拡大断面図である。

【図5】チャネルが形成される状態を示す図である。

25

【図6】第1実施例のLC素子のスパイラル電極に沿った断面構造を示す図である。

【図7】第1実施例のLC素子の等価回路を示す図である。

【図8】チャネルの抵抗値を説明するための図である。

【図9】第1実施例のLC素子の製造工程を示す図であ 10 路を接続した例を示す図である。 【図22】各実施例のLC素子の

【図10】第1実施例のLC素子の変形例を示す図である。

【図11】第2実施例のLC素子の平面図である。

【図12】第2実施例のLC素子の等価回路を示す図である。

【図13】第3実施例のLC索子の平面図である。

【図14】第3実施例のLC素子の等価回路を示す図である。

【図15】第4実施例のLC素子の平面図である。

【図16】第4実施例のLC素子の等価回路を示す図である。

【図17】化学液相法を用いて端子付けを行う場合の概略を示す図である。

【図18】化学液相法を用いて端子付けを行う場合の概略を示す図である。

【図19】各実施例のLC索子をLSI等の一部として 形成する場合の説明図である。

【図20】各実施例のLC素子の出力側にバッファを接続した例を示す図である。

【図21】各実施例のLC素子の出力側にレベル変換回 路を接続した例を示す図である。

【図22】各実施例のLC索子の入力側に保護回路を接続した例を示す図である。

【符号の説明】

10 スパイラル電極

12 ソース

14 ドレイン

16 アース電板

18,20 入出力電極


22 チャネル

20 26 絶縁層


30 p型シリコン (p-Si) 基板

100 LC素子


【図1】








【図3】




(A)


[図4]




【図5】




[図12]









[図6]





【図7】




【図14】












[図19]













[図21]



[図22]







フロントページの続き

(51)Int.Cl.°	識別記号	FΙ		
		H01L 27/04		L
	8123-5E	H01F 15/00		D
	9174-5E	H01G 4/40	321	A
		H01L 27/04		C